內存牆正成為AI基礎設施擴張的核心障礙，而半導體行業正以架構重構作為突破口。

據追風交易台，美銀證券研究團隊在最新報告中表示，在2026年AI基礎設施峯會第二天的議程中，Micron、三星、SK海力士、博通、Marvell、英特爾、高通、OpenAI、AWS、谷歌等主要廠商與雲計算巨頭集體亮相，核心議題高度聚焦於"內存牆"問題的應對策略。與會各方普遍認為，內存與存儲的分層解耦（disaggregation）已成為當前最具共識的技術路徑。

這一趨勢對半導體投資格局具有直接影響：效率指標正在取代算力規模成為新的行業標尺，從原始算力（FLOPs）轉向每瓦令牌數（tokens/W）或每美元令牌數（tokens/$）；與此同時，互聯架構加速走向開放，定製化芯片需求同步上升，博通、Marvell、Astera Labs等公司的產品佈局因此受到市場關注。

內存牆：AI擴展的核心瓶頸

內存帶寬與容量的增速遠遠跟不上模型規模的膨脹——這是本屆峯會延續自今年8月Hot Chips大會的核心判斷。

Transformer模型規模每兩年增長約240倍，而內存帶寬與容量每兩年僅增長約2倍，兩者之間的剪刀差正在持續擴大。這一結構性失衡使得以GPU為中心的傳統架構愈發難以為繼，推動行業向專用化、分層化的內存解決方案轉型。

高通在峯會上展示了其"HBC"（高帶寬計算）方案，通過將LPDDR內存直接堆疊於計算芯片之上，實現了相較SRAM約200倍的容量/功耗比，以及相較HBM約6倍的帶寬/功耗比。三星的zHBM同樣採用類似的3D DRAM堆疊路線。

SK海力士則着重介紹了三類專用內存層級：其一，面向內存密集型工作負載的PIM（存內計算），相較SRAM可實現每機架288倍的容量提升；其二，面向長上下文場景的HBF（高帶寬閃存），容量約為HBM的10倍；其三，SALT-KV軟件方案，可實現跨層級的溫度感知KV緩存調度。

效率優先：新的AI擴展法則

峯會傳遞出一個明確的行業信號：算力堆疊的時代正在讓位於效率驅動的新範式。

美銀證券報告指出，隨着AI應用向智能體（agentic AI）方向演進，行業評價體系正從追求原始FLOPs轉向關注tokens/W與tokens/$等效率指標。這一轉變直接推動了內存多樣化與分層解耦的需求——不同類型的工作負載需要匹配不同特性的內存層級，而非依賴單一的高性能內存方案。

這對數據中心運營商的採購邏輯和芯片廠商的產品策略均構成實質性影響，內存架構的靈活性與能效比將成為新的競爭維度。

互聯開放化與定製化並行推進

在網絡互聯層面，以太網在橫向擴展（scale-out）領域的主導地位已基本確立，開放性與互操作性是其勝出的關鍵。

博通正將以太網推進至互聯架構的每一個層級：橫向擴展方面，Tomahawk 6（102.4T）已進入高量產階段並在超大規模雲廠商中上線；縱向擴展方面，Thor Ultra NIC與ESUN方案已就緒；跨域互聯方面，Jericho 4負責承接——全部採用開放架構，不依賴垂直整合。

與此同時，定製化需求同步升溫。Marvell提供涵蓋定製XPU附加（XPU attach）、全光互聯套件及多協議支持（UALink、NVLink Fusion、ESUN）的端到端方案；Astera Labs則以通用PCIe協議為基礎，通過Scorpio、Leo等專用芯片佈局互聯與內存領域。

量產速度與可靠性：與芯片設計同等重要

峯會上，前沿實驗室與數據中心運營商傳遞出一個一致的信息：機架的量產速度與系統可靠性，其重要性已與芯片設計本身並駕齊驅。

AWS通過將測試產能與裝機規模相匹配、並將製造環節與部署地點協同佈局，大幅壓縮了傳統上長達6至9個月的芯片後硅測試與穩定化周期，顯著縮短了芯片發布與實際數據中心部署之間的時間差。

軟件協同設計同樣被超大規模雲廠商列為加速部署的關鍵抓手，包括PyTorch原生支持、以及最小代碼改動即可實現的Hugging Face可移植性等能力，均被視為縮短從芯片到應用落地周期的重要手段。

美銀證券研究團隊認為，年度以上的快速產品迭代節奏對於令牌經濟性與市場競爭力至關重要，而這一節奏的實現，已不再單純取決於芯片設計能力，更依賴於系統級的工程整合與軟硬件協同。